キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法

書誌事項

タイトル別名
  • キャリーチェイン オ モチイタ マルチオペランド カサンキ ノ FPGA ムケ テイデンリョク ゴウセイ シュホウ
  • Low power synthesis of multi-operand adders using carry-chain structures on FPGAs
  • システムLSI設計技術(SLDM) Vol.2011-SLDM-148
  • システム LSI セッケイ ギジュツ(SLDM) Vol.2011-SLDM-148

この論文をさがす

収録刊行物

被引用文献 (1)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ