剰余SD数演算回路を用いた算術演算誤り検出

書誌事項

タイトル別名
  • Error detection using residue signed-digit number arithmetic for arithmetic circuits

この論文をさがす

説明

積和演算誤りの検出について,剰余演算を導入することにより高速でコンパクトな演算誤り検出回路を構成できる.本研究では,2p±1 を法とした剰余 SD 数 (Signed-Digit number) 算術演算を用いた剰余加算が 1 段の SD 数加算と同じ定数時間で行えることに着目し,剰余 SD 数加算による 2 分木構造の誤り検出回路を検討する.具体的には,2 進数-剰余 SD 数変換と剰余 SD 数乗算を高速に行える 2 分木構造のアルゴリズムを提案し,そして,全体の加算段数が最小となる剰余 SD 数加算の 2 分木を構築する.また,2 ビット以上の誤りが発生した場合,検出できない誤りと法の関係について考察する.2 つの法を選ぶことにより,すべての 2 ビット誤りを検出できることを明らかにした.剰余 SD 数演算を用いた算術演算誤り検出回路と 2 進数演算による算術演算誤り検出回路を比較し,提案する回路の高速性を明らかにする.

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1570009752931287936
  • NII論文ID
    110009868159
  • NII書誌ID
    AA11451459
  • ISSN
    09196072
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ