PN コンピュータのフエッチ手法の改善

書誌事項

タイトル別名
  • An improvement of instruction fetch method for PN processor

この論文をさがす

説明

本研究室では命令レベルで並列に実行する PN (Parallel Neumann) コンピュータの研究開発を行ってきた。 従来の PN コンピュータは機能ユニットごとに命令をフェッチするため、プログラムメモリとプロセッサの間の信号線を多く必要とするという問題があった。 これを解決するために、本研究では PN コンピュータにおけるフェッチ方法を改良し、各ユニットの命令を一つのアドレスでフェッチすることが可能な PNSF (PN with Special Fecher) を設計し、ゲートアレイにより実現を行った。

収録刊行物

詳細情報 詳細情報について

  • CRID
    1570291227452891264
  • NII論文ID
    110003341009
  • NII書誌ID
    AN10489017
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ