分散共有メモリ型並列計算機上のセグメントによるメモリ保護と例外処理機構

書誌事項

タイトル別名
  • Memory Protection and Exception Mechanism for Distributed Shared Memory Parallel Computer Depend on Segmentation of Linear Address Space

この論文をさがす

説明

発注受領型並列計算機上で、マルチタスクを実現する例外処理機構と、セグメントを用いたメモリ保護のためのモデルを提案する。この計算機はハードウェアによる並列手続き呼出しを持ち、手続きのインスタンスの並行実行機能を有する。制御機構が使用するデータ構造を仮想化し、例外によって切り替えるように変更を加えマルチタスク化をおこなった。また共有の論理アドレス空間をセグメンテーションし、タスクに対して与え、タスク境界でメモリ保護をおこなう方式を検討した。これらタスク間のインタラクションについても検討し、タスク境界を越えた発注命令を用意した。これらを現在インテル社のi486上にエミュレーションで実装中である。

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1571135652384736256
  • NII論文ID
    110003180417
  • NII書誌ID
    AN10013141
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ