NAND型フラッシュメモリの多値化の検討

参考文献9件

書誌事項

タイトル別名
  • Design of Multi-Level NAND Flash Memories

この論文をさがす

説明

多値フラッシュメモリを実現するためには、メモリセルのしきい値を高精度に制御することが最も重要である。従来のNANDフラッシュメモリではビット毎ベリファイ時のアレイノイズによってしきい値がばらつき、その結果しきい値分布が広がることを示す。そしてアレイノイズを著しく低減でき、かつメモリセルアレイの面積の縮小も可能とする新しいメモリセルアレイ(Double-Level-V_<th> Select Gate Array Architecture)を提案する。アレイノイズは高低抗な拡散層ソース線によって生じる。従来のメモリセルアレイでのしきい値ゆらぎは0.7Vであるのに対し、新しいメモリセルアレイでは0.03Vであり、高信頼性の多値NANDフラッシュメモリを実現することができる。

収録刊行物

参考文献 (9)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1571698602396218624
  • NII論文ID
    110003309696
  • NII書誌ID
    AN10013254
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ