DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
書誌事項
- タイトル別名
-
- Evaluating DRAM Refresh Architectures for Merged DRAM/Logic LSIs
この論文をさがす
説明
DRAM/ロジック混載LSIでは, ロジック部から発生する高熱のためにチップ内の温度が容易に上昇し、DRAMセルのデータ保持時間が減少するという問題点が指摘されている.データ保持時間の減少の問題はDRAMリフレッシュの頻度を増加すれば本質的には解決可能だが, リフレッシュの増加はシステム性能の低下および消費電力の増加を招く.本論文では, この問題に対し、無駄なリフレッシュを避けることによりDRAMリフレッシュ頻度を削減するアーキテクチャを提案している.加えて, データの再配置によってリフレッシュを削減する手法も示している.これらのアーテキクチャ, 手法をシミュレーションにより評価したところ, もっとも良い組合わせでは, ほとんどのベンチマークで従来のリフレッシュ法と比較して80%のリフレッシュ回数の削減率を得た.また, 通常アクセスを考慮に入れても, 幾つかのベンチマークでは50%以上の削減率であった.
収録刊行物
-
- 電子情報通信学会技術研究報告. VLD, VLSI設計技術
-
電子情報通信学会技術研究報告. VLD, VLSI設計技術 97 (576), 53-60, 1998-03-05
一般社団法人電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1571980077269329280
-
- NII論文ID
- 110003294551
-
- NII書誌ID
- AN10013323
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles