フラッシュメモリセルアレイ用の新しい評価回路
書誌事項
- タイトル別名
-
- A New Testing Methodology for Flash EEPROM Devices
この論文をさがす
説明
フラッシュメモリセルアレイのしきい値電圧分布ならびにしきい値の最大値および最小値を有するセルのアドレスを検出する新しい評価回路を開発した。この回路を用いることにより、大規模セルアレイのしきい値分布を高速に測定でき、そのアレイ中でしきい値の最大値のアドレスおよび最小値のアドレスを高速に検出することが可能となった。この手法はフラッシュメモリセルの信頼性評価をセルアレイを有するテスト回路で可能にする。
A simple technique for measuring the threshold voltage distribution and detecting addresses of the cells with the maximum and the minimum threshold voltage in Flash EEPROM cell array is described. This circuit makes it possible to evaluate a large number of cell arrays within a reasonable time, and the address detection time for the cells with the maximum and the minimum threshold voltage is drastically reduced. The method enables reliability testing of Flash EEPROM using the test circuits.
収録刊行物
-
- 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス
-
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス 96 (151), 17-25, 1996-07-18
一般社団法人電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1571980077372923008
-
- NII論文ID
- 110003309633
-
- NII書誌ID
- AN10013254
-
- 本文言語コード
- en
-
- データソース種別
-
- CiNii Articles
