ダブルゲートSOI-MOSFETのスケーリング理論に基づく伝搬遅延時間の解析

書誌事項

タイトル別名
  • Analysis of Propagation Delay Time for Double-gate SOI-MOSFETs Based on a Scaling Theory

この論文をさがす

説明

スケーリング理論に従って、サブスレショルド係数を理想値に保ったまま、ダブルゲート(DG)SOI-MOSFETを縮少していった時に得られる伝搬遅延時間(t_pd>)の評価を行なった。DGSOI-MOSFETの実験データより導出した移動度モデルを組み込んだデバイス回路結合シミュレータを用いてt_pd>の解析を行ない、ゲート長0.1μmで6.2ps、0.05μmで最小値3.4psという値を得た。この結果はDGSOI-MOSFETがバルクMOSFETのスケーリング限界を越え、ゲート長0.1μm以下で高速動作するデバイス構造であることを裏付けるものである。

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1573387452170332544
  • NII論文ID
    110003200353
  • NII書誌ID
    AN10012954
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ