シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)

書誌事項

タイトル別名
  • Single-Cycle-Accessible Two-Level Cache Architecture

この論文をさがす

説明

組込みプロセッサのメモリサブシステムの消費エネルギーを削減するために,プロセッサコアとL1キャッシュメモリ(以下,キャッシュメモリを単にキャッシュという)の間に小容量のL0キャッシュを配置する技術が広く利用されている.L0キャッシュは小容量であるためキャッシュヒットすれば消費エネルギーを削減できる.しかし,キャッシュミスした場合,L1キャッシュへアクセスするために最低1サイクル必要となり,プロセッサの性能低下を引き起こす.この問題を解決するため,シングルサイクルアクセス可能を二階層キャッシュ(STC:Single-cycle-accessible Two-level Cache)アーキテクチャを本稿で提案する.STCアーキテクチャでは,プロセッサコアはシングルサイクルで小容量キャッシュまたはL1キャッシュにアクセスできる.さらに,STCアーキテクチャを有効活用するコンパイル技術も本稿で提案する.ベンチマークを用いた実験では,L0キャッシュを用いたアプローチと比較して,メモリサブシステムの消費エネルギーを最大で64%,平均で41%削減できた.

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1573950402297399040
  • NII論文ID
    110007226226
  • NII書誌ID
    AA12149313
  • ISSN
    09196072
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ