BiCS型立体構造NANDフラッシュメモリーにおけるゲート長、ゲート間隔及び積層数の設計指針
書誌事項
- タイトル別名
-
- Control Gate Length, Spacing and Stacked Layer Number Design for BiCS NAND Flash Memory
この論文をさがす
説明
ビットコスト削減のため、立体構造NAND型フラッシュメモリが提案されている。本論文ではBics型NANDフラッシュメモリの設計指針を3次元デバイスシミュレーションにより示す。 Bics型NANDフラッシュメモリのスケーラビリティを平面構造NAND型フラッシュメモリと比較しつつ検討した。ゲート長とゲート間隔をパラメータとしてシミュレーションを行い、各種電気的特性の要望を満たすゲートピッチを調べた。その結果、メモリ・ウィンドウとプログラム・ディスターブの観点からゲート長とゲート間隔は等しいことが望ましいことが分かった。また、BiCS空孔の直径が90nmにおいてゲートピッチ40mmが達成可能であることが判明した。40mmピッチで18層積層した場合、これは実効的に15mm世代平面構造型NANDフラッシュメモリのセノレサイズに相当する。
収録刊行物
-
- 電子情報通信学会技術研究報告. ICD, 集積回路
-
電子情報通信学会技術研究報告. ICD, 集積回路 112 (365), 57-, 2012-12-10
一般社団法人電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1573950402675686400
-
- NII論文ID
- 110009667347
-
- NII書誌ID
- AN10013276
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles