２０μｍピッチフリップチップにおける１０μｍ以下の微細間隙アンダーフィルに関する基礎検証

DOI Web Site Web Site 被引用文献2件 参考文献9件
  • 冨田 至洋
    技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センタ
  • 安藤 達也
    技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センタ
  • 田中 直敬
    技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センタ
  • 佐藤 知稔
    技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センタ
  • 高橋 健司
    技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センタ

書誌事項

タイトル別名
  • Feasibilities on Microthin Underfill Technologies for Gap Less than 10.MU.m Applied to Flip-Chip Bonding in 20.MU.m Pitch.
  • 20マイクロm ピッチフリップチップ ニ オケル 10マイクロm イカ ノ ビサイ カンゲキ アンダーフィル ニ カンスル キソ ケンショウ

この論文をさがす

抄録

The underfill process was examined to encapsulate the gaps less than 10μm in thickness between the 10-mm-square silicon chips and the interposer connected with 12μm bumps in 20μm pitch. The analysis by the finite element method (FEM) found that the filler particles in epoxy resin were necessary for the relaxation of the thermal stress on the top surface of the 50-μm-thickness thin silicon chip at the decrease of temperature, because the fillers could reduce the thermal stress contraction of the underfill resin. Then, the diameter of the filler particles incorporated in epoxy resin at 50% in weight was optimized as the 0.3pm in average and 0.35μm in maximum for the 3μm gap in thickness. As the results of the experiment on the encapsulation, it was confirmed that the optimum filler-dispersion could realize the underfill encapsulation for 20-μm-pitch flip-chip interconnections leading to the die-stacked 3D LSI.

収録刊行物

被引用文献 (2)*注記

もっと見る

参考文献 (9)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ