3次元SIP(System-in-Package)を実現するPackage Stacked CSPの熱抵抗解析

DOI

書誌事項

タイトル別名
  • Thermal resistance analysis of Package Stacked CSP for Three-dimensional SIP (System-in-Package)

抄録

当社では、３次元SIP(System-in-Package)を実現するため、パッケージ積層が可能な超薄型パッケージであるPackage Stacked CSP を開発した。Package Stacked CSPは、従来ＣＳＰとの比較において、またパッケージ積層状態についても、放熱挙動が注目される。そこで、シミュレーション解析による評価を実施したので本稿にて報告する。<BR> 実測結果に基づいたシミュレーション解析の整合性確認を行なった上で、シミュレーション解析にてPackage Stacked CSPの熱抵抗値を算出した。熱抵抗値は、パッケージ積層によっては大きな影響は受けず、パッケージサイズ、チップサイズ、アンダーフィル材の使用有無等に大きく影響されるが、メモリチップ搭載時の放熱性に問題はないことを確認した。また、高消費電力であるロジックチップについては現在、対応可能な構造の検討を進めている。

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1390001205556762240
  • NII論文ID
    130004589063
  • DOI
    10.11486/ejisso.2003.0.116.0
  • データソース種別
    • JaLC
    • CiNii Articles
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ