書誌事項
- タイトル別名
-
- Impact of Device Degradation Due to NBTI on Gated Clock Systems
- ゲーテドクロック システム エ ノ NBTI キイン デバイス レッカ ノ インパクト
この論文をさがす
抄録
On the system with gated clock, NBTI causes the unbalanced degradation in the threshold voltage of PMOSFETs. In this paper, we clarify the impact of NBTI degradation on timing characteristics such as setup time, hold time and clock skew. We demonstrate that the maximum operating frequency regarding setup time violation becomes worse, hold time constraint becomes better, and clock skew after a gated clock cell operates better with stopped time.
収録刊行物
-
- 電気学会論文誌Ｃ（電子・情報・システム部門誌）
-
電気学会論文誌Ｃ（電子・情報・システム部門誌） 134 (3), 355-361, 2014
一般社団法人 電気学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1390282679585283584
-
- NII論文ID
- 130003391729
-
- NII書誌ID
- AN10065950
-
- ISSN
- 13488155
- 03854221
-
- NDL書誌ID
- 025346817
-
- 本文言語コード
- ja
-
- データソース種別
-
- JaLC
- NDL
- Crossref
- CiNii Articles
-
- 抄録ライセンスフラグ
- 使用不可