遅延効果を用いた組合せ回路における冗長故障のテスト生成法

書誌事項

タイトル別名
  • A method of generating tests for redundant faults in combinational circuits by using delay effects

この論文をさがす

説明

実用化されている組合せ回路にはいくつか検出不能である縮退故障(冗長故障)が含まれている.このような冗長故障はそれが回路に存在しても回路の論理出力に影響を及ぼさない.しかしながら,冗長故障は,伝搬遅延の増加やテスタビリティの低下などの好ましくない現象の原因となることがある.そこで,本研究では,遅延効果を用いた組合せ回路における冗長故障のテストの可能性について考察し,冗長故障のテスト生成法を提案する.本手法は,拡張7値演算を用いて目標の冗長故障を部分単一経路上に含む動的活性化経路を生成する.動的活性化経路は冗長故障の影響を遅延効果を用いて回路の外部出力まで伝搬することができる.また,このテスト生成法をベンチマーク回路の冗長故障に適用した予備実験を行い,いくつかの冗長故障に対するテスト対が理論的に生成できることを示す.

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1572543027237801728
  • NII論文ID
    110003194252
  • NII書誌ID
    AN10012998
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ